Cadence

케이던스의 해자: 왜 이 회사를 못 벗어나나

에뮬레이션 1위·노드 인증·Virtuoso 표준·5중 락인의 물리적 인과, 그리고 1위 시놉시스보다 마진이 높은 '마진 역설'까지 끝까지 해부합니다.

마지막 업데이트: 2026-06-15

한 줄 컨베이어를 두 회사가 앞뒤로 나눠 쥐었다

EDA 소프트웨어는 라이선스만 사면 누구나 켤 수 있습니다. 그런데 칩 회사들이 케이던스를 못 바꾸는 건, 케이던스가 쥔 자리가 조립 라인의 뒷공정 전부와 양산 전 시운전장이기 때문입니다.

자동차 공장의 조립 라인을 떠올려보세요. 라인은 한 줄로 이어져 있고, 앞 공정의 결과물이 뒤 공정으로 넘어갑니다. 그런데 이 라인의 기계들이 한 회사 제품이 아닙니다. 앞쪽 기계(설계 시작, 통관 검사기)는 한 회사가, 뒤쪽 기계(조립 검증, 정밀 부품 가공, 그리고 양산 전에 차를 통째로 굴려보는 시운전장)는 다른 회사가 공급합니다.

칩 설계가 정확히 이 구조입니다. 설계 파이프라인은 직렬이라 한 단계를 바꾸면 앞뒤를 다 다시 돌려야 하는데, 그 직렬 라인을 시놉시스와 케이던스가 거울처럼 나눠 가졌습니다. 시놉시스는 합성과 타이밍 사인오프(앞단·검문소), 케이던스는 검증·에뮬레이션·아날로그·시스템 해석(뒷단·시운전장)을 쥡니다.

케이던스의 가장 단단한 자리는 시운전장입니다. 칩을 양산하기 전에, 수십억 게이트짜리 칩을 전용 하드웨어로 통째로 흉내내 소프트웨어를 부팅해보는 하드웨어 에뮬레이션. 케이던스 Palladium이 이 시장의 추산 55~60%로 1위입니다(SemiAnalysis 업계 추산, 에뮬레이션은 3강 경합). 그리고 이 시운전장은 소프트웨어가 아니라 전용 칩으로 지은 건물이라, 한 번 깔면 다른 회사 것으로 옮기는 데 업계 표현으로 engineering decades(수십 년치 엔지니어링)가 듭니다.

개념적 시각화. 단계명·대표 도구는 SemiAnalysis EDA Market Primer(업계 추산) 기준. 보라색 단계(검증·에뮬레이션·아날로그)는 케이던스가 쥔 길목입니다.

그래서 이 글의 관통 질문은 둘입니다. 첫째, 왜 아무도 못 바꾸나(해자가 얼마나 단단한가). 둘째, 점유율 2위인 이 회사의 마진은 왜 1위보다 높은가(해자의 강점은 어디서 나오나). 먼저 무게부터 보겠습니다. 전체 EDA 시장에서 시놉시스 31%, 케이던스 30%, 지멘스 EDA 13%로 3사가 시장의 74%를 차지합니다(2024년 기준).

이 글은 케이던스 종목 분석의 1장(제품)에서 다루는 해자를 끝까지 파헤칩니다. 주가나 적정가는 다루지 않습니다. 오직 기술과 경쟁우위(해자)가 어떻게 작동하고, 왜 단단하고, 어디가 약한지만 봅니다. 해자라는 개념 자체가 생소하다면 경제적 해자(Moat)를, EDA 산업 구조가 궁금하다면 EDA(전자설계자동화)를 먼저 보고 오시는 것을 추천합니다.

1. 칩은 어떻게 설계되고, 케이던스는 어디에 서 있나

칩 설계는 RTL(회로 동작을 코드로 기술한 설계 언어)부터 GDSII(공장에 제출하는 최종 설계도 파일)까지 한 줄로 이어진 직렬 파이프라인입니다. 케이던스는 이 라인에서 검증·에뮬레이션(뒷단)과 아날로그 설계를 거의 장악합니다. 시놉시스가 합성·사인오프를 쥔 것과 정확히 거울상입니다. 그리고 소프트웨어 라인 옆에 규격 부품(IP)과 시스템 해석이라는 두 다리를 더 붙였는데, IP를 가볍게 든 것이 5장 마진 우위의 뿌리입니다.

1.1 RTL에서 GDSII까지: 한 줄로 이어진 파이프라인

칩 설계는 한 번에 그리는 그림이 아닙니다. 앞 공정의 결과물을 뒤 공정이 받아 다듬는 직렬 컨베이어입니다. 한 칸의 결과가 틀어지면 그 뒤가 전부 어긋납니다. 이 직렬 구조가 3장 락인의 기술적 뿌리입니다.

핵심은 직렬이라는 점입니다. 앞 단계 출력이 뒤 단계 입력이 되므로, 한 도구를 바꾸면 그 뒤를 다 다시 돌려야 합니다. 이것이 도입에서 말한 라인을 통째로 다시 세팅해야 한다의 기술적 실체입니다. 시놉시스와 케이던스를 나란히 놓으면 거울상이 보입니다. 시놉시스는 앞단(합성)과 검문소(타이밍 사인오프)에서 준독점, 케이던스는 뒷단(검증·에뮬레이션)과 아날로그에서 강합니다. 배치·배선 한 칸만 5:5로 정면 경합합니다.

1.2 케이던스의 위치: 시운전장과 아날로그 표준을 쥐었다

첨단 노드(7nm 이하) 도구 단위 점유율을 보면 케이던스의 위치가 드러납니다. SemiAnalysis 업계 추산이며 공인 통계가 아닙니다. 케이던스가 쥔 칸과 쥐지 못한 칸이 또렷하게 갈립니다.

케이던스는 파이프라인의 검증·시운전(에뮬레이션)과 아날로그 표준을 쥐었습니다. 아날로그·커스텀 IC 설계의 Virtuoso는 점유율 수치가 따로 집계되지 않을 만큼 사실상 업계 표준입니다. 시놉시스 Custom Compiler·지멘스 AFS 같은 경쟁 대체재가 존재하나, Virtuoso가 점유율로 압도합니다. AI/HPC 칩처럼 거대하고 복잡할수록 에뮬레이션과 시스템 해석이 필수가 되므로, 이 자리를 쥔 회사를 빼고 거대 칩을 양산하기 어렵습니다. 왜 이 위치가 해자가 되는지는 3장에서 물리적 인과로 풀겠습니다.

반대로 케이던스가 약한 칸도 분명합니다. 합성 Genus는 시놉시스 Design Compiler(84~85%)에 밀린 2위이고, 타이밍 사인오프 Tempus는 시놉시스 PrimeTime(90%+)에 밀린 2위(격차 매우 큼), 물리검증 Pegasus는 지멘스 Calibre(85%+)에 밀린 3위입니다. 이 비대칭이 거울상의 핵심입니다. 한 가지 사실만 미리 짚으면, SemiAnalysis는 이 도구 단위 점유율이 약 10년간 안정적으로 유지됐다고 기록합니다. 점유율이 거의 안 움직인다는 사실 자체가 전환이 거의 없다는 방증입니다.

1.3 세 개의 다리: Core EDA, Design IP, 시스템 해석

케이던스의 사업도 한 다리가 아니라 세 다리입니다. 이 구조를 먼저 잡아야 5장의 마진 역전이 이해됩니다(FY2025 매출 기준).

왜 세 다리를 굳이 구분하나: 이 셋의 마진이 다르기 때문입니다. 케이던스가 저마진 IP를 가볍게 들고 고마진 Core EDA를 무겁게 든 구조가, 5장에서 볼 마진 역전의 뿌리입니다. (출처: Cadence FY2025 CFO Commentary)

한 줄로 요약하면 이렇습니다. 전 공정 노드에 인증된 풀플로우 소프트웨어(고마진) 더하기 노드마다 다시 만들어야 하는 IP(저마진, 단 가볍게 듦) 더하기 칩에서 시스템으로 넓힌 해석. 거울상 포인트가 여기 있습니다. 시놉시스는 Core EDA가 약 50%, IP가 약 25%(FY2025), 해석(Ansys)이 약 25%입니다. 케이던스는 Core EDA가 70%로 더 무겁고, IP·해석은 더 가볍습니다. 이 믹스 차이가 5장 마진 역전을 만듭니다.

2. 해자 엔진 ① 점유율 획득: AI칩 복잡도가 케이던스 강점을 키운다

케이던스는 AI 칩이 거대해질수록 자동으로 수혜를 봅니다. 칩이 복잡해질수록 에뮬레이션·3D-IC 구현·시스템 해석 수요가 비선형으로 늘고, 그게 정확히 케이던스 강점 영역이기 때문입니다(성장 독식은 강함). 본진 교환은 거의 없지만(경쟁자 탈취는 약함), 한 곳에서는 케이던스가 시놉시스를 실제로 밀어내고 있습니다. 바로 IP입니다. 그래서 종합 판정은 중강(中强)입니다.

2.1 성장 독식은 강하다: 복잡할수록 케이던스가 필요해진다

케이던스의 강점은 거대하고 복잡한 칩일수록 필수가 되는 자리에 박혀 있습니다. AI/HPC 칩이 수십억 게이트로 커지면 세 가지 수요가 비선형으로 늘어납니다. 에뮬레이션은 칩이 클수록 소프트웨어 시뮬레이션으로는 검증이 불가능해져 전용 하드웨어로 통째로 굴려보는 Palladium이 필수재가 됩니다. 3D-IC 구현은 칩렛을 쌓는 설계가 늘수록 적층 설계 도구 수요가 늘어납니다. 시스템 해석은 칩을 쌓으면 열·전자기·전원 문제가 심해져 해석이 설계 루프에 들어옵니다.

증거는 수주에서 나옵니다. 케이던스는 FY2025에 신규 에뮬레이션 고객 30개+를 추가했고, 상위 10개사 중 7개사가 Palladium Z3와 Protium X3를 동시 구매했습니다. 회사는 Q1 2026을 회사 역사상 최고 하드웨어 에뮬레이션 분기라 표현했습니다(AI·HPC 고객 주도). 또한 BETA CAE(2024)·Hexagon D&E(2026년 2월 완료)를 편입해, 기존 칸을 더 먹는 게 아니라 먹을 수 있는 시장 면적(공학 CAE) 자체를 넓혔습니다.

2.2 경쟁자 탈취는 약하다, 단 IP에서는 예외

본진 교환은 거의 없습니다. 도구 단위 점유율이 10년간 안정적이라는 것은, 케이던스도 시놉시스의 합성·타이밍 사인오프 본진을 못 뺏고, 시놉시스도 케이던스의 에뮬레이션 본진을 못 뺏는다는 뜻입니다. 3강은 같은 칸에서 정면으로 부딪히기보다, 각자 다른 반드시 통과해야 하는 길목을 하나씩 쥔 분할 지배 구조입니다.

핵심 통찰은 이것입니다. 첨단 칩 한 종을 양산하려면 시놉시스의 합성·사인오프, 지멘스의 물리검증, 케이던스의 에뮬레이션·아날로그를 모두 거치는 경우가 흔합니다. 한 칩이 3사를 모두 거치는 것입니다. 세 회사는 경쟁자이면서 동시에 한 칩 안에서 공존합니다. 그래서 남의 길목을 빼앗으려면 그 길목에서 10년간 쌓인 파운드리 인증과 신뢰를 처음부터 다시 쌓아야 하고, 그게 안 되니 점유율이 10년째 거의 안 움직입니다.

단 하나의 예외가 IP입니다. 케이던스 IP 매출은 FY2025에 약 +25% 성장했고(Q1 2026 +22%), 같은 기간 시놉시스 IP는 -8.1% 역성장했습니다. 회사는 톱티어 고객에서의 경쟁사 대체(competitive displacements)를 직접 언급했습니다. 합성·타이밍 사인오프 본진은 못 뺏지만, IP 세그먼트에서는 케이던스가 시놉시스 점유를 일부 가져오는 중입니다.

다만 이 성장률은 두 가지로 균형을 잡아야 합니다. 첫째, 케이던스 +25%는 일부 톱티어 displacement가 맞지만 작은 분모(케이던스 IP 점유율 약 5%, 4위) 위의 성장이라 기저효과가 큽니다. 둘째, 시놉시스 -8.1%는 점유 상실보다 일시 부진 국면(중국 규제·실행 지연)에 가깝고, 시놉시스는 2026년 중반 해소를 목표로 합니다. 절대 규모로는 시놉시스 IP가 여전히 케이던스의 약 2.4배(시놉시스 IP 매출 $1,752M vs 케이던스 IP 매출 $741M, FY2025 양사 IR)로 큽니다. 즉 탈취 진행은 맞되 역전은 아닙니다.

이 안정성은 양날입니다. 남이 내 본진(에뮬레이션·아날로그)을 못 뺏는 방패인 동시에, 내가 남의 본진(합성·사인오프)을 못 뺏는 천장이기도 합니다. IP는 그 천장에 난 한 개의 균열입니다.

여기에 본진 라벨에 두 가지 단서를 정직하게 붙입니다. 첫째, 에뮬레이션은 케이던스 단독이 아니라 3강(케이던스·시놉시스·지멘스)입니다. 지멘스 Veloce(Strato/Primo/proFPGA)가 ARM·AMD 등을 고객으로 둔 3번째 에뮬레이터로 실재하고, 업계도 에뮬레이션을 3강으로 서술합니다. 케이던스는 그 3강 중 추산 1위일 뿐, 유일 공급자가 아닙니다. 둘째, 55~60% 1위 수치는 SemiAnalysis 단일 출처에 근거하며, 시놉시스도 2025년 2월 보도자료에서 최고 성능 검증 포트폴리오를 자칭하며 다툽니다. 즉 1위는 단정이 아니라 추산입니다.

AI칩 복잡도가 키우는 강점 영역(에뮬레이션·3D-IC·해석)은 자연 흡수하고, IP에서는 시놉시스를 일부 탈취합니다. 그러나 합성·사인오프 본진은 못 뺏습니다. 그래서 획득 엔진은 강이 아니라 중강입니다. 점유율이 안 움직이는 시장에서는, 한번 잡은 고객을 안 놓치는 능력(유지)이 새 고객을 뺏는 능력(획득)보다 압도적으로 중요합니다.

3. 해자 엔진 ② 점유율 유지: 왜 아무도 못 바꾸나

케이던스의 진짜 해자는 여기입니다. 파운드리 노드 인증, 에뮬레이션 하드웨어·소프트웨어 통합 자산, Virtuoso 아날로그 표준, 직렬 파이프라인 종속, 멀티년 구독. 이 다섯 개의 락인이 겹쳐서, 한번 잡은 고객은 사실상 못 떠납니다. 특히 에뮬레이션은 소프트웨어가 아니라 전용 하드웨어가 끼어 있어, 전환비용이 소프트웨어 단독보다 훨씬 큽니다. 다섯 겹을 하나씩 풀어 보겠습니다.

3.1 락인 1: 파운드리 노드 인증 (진입과 이탈을 동시에 막는다)

이것이 비유의 통관 도장입니다. TSMC는 OIP(Open Innovation Platform), 삼성은 SAFE, 인텔은 Intel Foundry 프로그램으로 EDA 도구를 노드별로 인증합니다. 인증 과정은 파운드리가 가진 골든값(기준 정답)과 도구 출력을 대조하는 작업입니다.

케이던스는 3대 파운드리 첨단 노드를 전부 인증받았습니다(시놉시스와 동급 인증 폭). TSMC는 N2P·A16에 Innovus·Virtuoso·Spectre·Tempus·Pegasus·Integrity 3D-IC 등을 인증했고(2025-04, A14 작업 진행 중), 삼성은 SF2G(2세대 2nm)에 Innovus·Virtuoso·Integrity 3D-IC·Tempus·Genus·Pegasus 등을 인증하며 3D Cube-H(하이브리드 구리 본딩)를 지원합니다(2026-05). 인텔과는 Intel 14A 다년 협약을 맺었습니다(2026-06).

신규 진입자에게 이것은 이중 장벽입니다. 노드(7nm, 5nm, 3nm, 2nm)가 바뀔 때마다 모든 인증을 처음부터 다시 받아야 하고, 그러려면 파운드리와 양산 수년 전부터 PDK를 공동 개발하는 관계가 있어야 합니다.

개념적 시각화. TSMC OIP / Samsung SAFE / Intel Foundry 프로그램 기준. 케이던스는 TSMC N2P/A16, Samsung SF2G, Intel 14A를 인증·협약했습니다.

3.2 락인 2: 에뮬레이션 하드웨어·소프트웨어 통합 자산 (케이던스 고유의 초강력 고착)

이것이 케이던스 해자에서 시놉시스와 가장 다른 부분입니다. 비유의 시운전장입니다. 여기에 먼저 독자 눈높이의 반전을 하나 짚어둡니다. 케이던스를 소프트웨어 회사로 알기 쉽지만, 에뮬레이션에서 케이던스가 파는 것은 노트북에 까는 프로그램이 아니라 냉장고만 한 전용 장비입니다.

하드웨어 에뮬레이션은 소프트웨어만이 아닙니다. Palladium은 수십억 게이트(16M~48B) 규모의 RTL을 전용 프로세서 칩 어레이에 맵핑해, 소프트웨어 시뮬레이터보다 1,000배 이상 빠르게 칩 동작을 흉내냅니다. 즉 전용 칩으로 지은 건물입니다.

그래서 전환비용이 소프트웨어 단독보다 훨씬 큽니다. 소프트웨어 도구는 라이선스를 끊고 다른 걸 켜면 되지만, 에뮬레이션은 검증 플로우 전체가 그 하드웨어 위에 구축되어 있어, 한 번 확정한 뒤 교체하면 업계 표현으로 engineering decades(수십 년치 엔지니어링)가 듭니다. 이 고착의 결과가 Palladium 55~60% 점유입니다. 그리고 AI/HPC 칩이 거대해질수록 시운전장 수요가 늘어나, 이 락인은 시간이 갈수록 강해집니다.

개념적 시각화. Palladium은 RTL을 전용 프로세서 칩 어레이에 맵핑하는 하드웨어 에뮬레이터입니다. 출처: Cadence Palladium 제품 자료 / 제품 분석.

3.3 락인 3: Virtuoso 아날로그 표준 (세대가 손에 익은 공구)

비유의 표준 공구 세트입니다. Virtuoso Studio는 아날로그·커스텀 IC 설계의 지배적 표준입니다. 시놉시스 Custom Compiler·지멘스 AFS 같은 경쟁 대체재는 존재하나, Virtuoso가 점유율로 압도합니다.

인과는 이렇습니다. 아날로그 설계는 디지털처럼 자동화가 잘 안 되고 설계자의 손기술에 크게 의존합니다. 그래서 아날로그 설계자 세대가 학교에서부터 Virtuoso로 학습하고, 회사에 와서도 Virtuoso로 일합니다. 도구를 바꾸려면 설계자 전체를 재교육해야 하고, 축적된 설계 자산(셀 라이브러리·노하우)을 옮길 수 없습니다. 그리고 이 표준도 파운드리 인증에 묶입니다. Virtuoso는 TSMC N2, 삼성 SF2G 등 최신 노드에 인증되어 있어, 첨단 아날로그 설계도 Virtuoso 안에서 이뤄집니다.

3.4 락인 4: 직렬 파이프라인 종속 + 멀티년 구독

1장에서 본 직렬 구조가 락인이 됩니다. 검증·구현 도구를 바꾸면 그 앞뒤 단계를 다시 맞춰야 합니다. 그리고 칩 하나의 테이프아웃(설계 제출)이 진행되는 동안에는 도구 교체가 사실상 불가능합니다. 라인이 돌아가는 중에 기계를 갈 수 없는 것과 같습니다.

계약 구조도 시간을 묶습니다. 케이던스 매출은 구독(선형 인식) 약 72%에 하드웨어·IP(일시 인식) 약 28% 구조이고(FY2024 Q4 기준), 반복매출 비율은 rolling 4분기 기준 약 80%입니다. 멀티년 구독이라 한번 계약하면 수년간 묶입니다. 그 결과가 매출 가시성입니다. 수주 잔고(Backlog, 이미 계약된 미래 매출)가 $8.0B(Q1 2026, 사상 최고), 12개월 내 인식 예정 잔액(RPO)이 $4.0B입니다.

Backlog $8.0B·RPO $4.0B는 해자의 고착이 매출로 나타난 결과를 체감하는 사실로만 인용합니다. 매출·마진·적정가로 환산하지 않습니다(밸류에이션 DD 영역).

3.5 종합: 유지 엔진은 강·최강

다섯 락인이 겹칩니다. 인증으로 진입·이탈을 막고, 에뮬레이션 하드웨어·소프트웨어 통합 자산으로 검증 플로우를 묶고, Virtuoso로 아날로그 설계자 세대를 고착시키고, 파이프라인으로 부분 교체를 막고, 멀티년 구독으로 시간을 묶습니다. 한 겹이 아니라 다섯 겹이 겹친다는 것이 핵심입니다. 그 중 에뮬레이션은 하드웨어라 가장 두껍습니다.

개념적 시각화. 다섯 락인은 독립적으로 작동하지 않고 서로 겹쳐 누적됩니다. ②를 가장 두껍게 그린 것은 전용 하드웨어라 전환비용이 가장 크기 때문입니다. 출처: 기술 분석 종합 (SemiAnalysis / Cadence).

체감용 사실을 하나 덧붙이면, 3nm 도구 라이선스 비용은 28nm 대비 3~5배입니다. 그런데도 고객이 지불하는 이유는 첨단 노드 실리콘에 대한 대체 경로가 없기 때문입니다. 이 락인의 강도는 소프트웨어 성능 경쟁이 아니라 물리적 인과에서 나옵니다. 파운드리 인증, 에뮬레이션 전용 하드웨어, 아날로그 설계자의 손기술은 마케팅이 아니라 구조입니다. 시놉시스와의 거울상도 분명합니다. 시놉시스 유지 엔진의 심장이 사인오프 골든 레퍼런스라면, 케이던스 유지 엔진의 심장은 에뮬레이션 통합 자산과 Virtuoso 표준입니다. 단, 케이던스 약점 영역(합성·타이밍 사인오프·물리검증)에서는 유지 해자가 시놉시스·지멘스 쪽에 있습니다. 이 비대칭이 케이던스 해자의 솔직한 한계입니다.

4. 해자 엔진 ③ 범용화 압력: 무엇이 이 해자를 갉아먹나

오픈소스, AI 네이티브 스타트업, 중국 EDA가 위협으로 거론됩니다. 그러나 코어(에뮬레이션·구현·아날로그·해석)에 대한 압력은 아직 약합니다. 특히 에뮬레이션은 전용 하드웨어 설계·제조 역량이 필요해, 소프트웨어보다 진입장벽이 오히려 높습니다. 다만 EDA 산업 전체에 걸린 와일드카드가 하나 있습니다. 자사의 AI 에이전트가 엔지니어 시간을 줄이면, 그게 자기 매출을 갉아먹을 수도 있다는 자기잠식 가능성입니다(시놉시스도 동일 노출).

4.1 오픈소스 EDA와 AI 네이티브: 코어 문턱을 못 넘는다

오픈소스 EDA(OpenROAD, Yosys 등)는 검증된 테이프아웃이 130~180nm 성숙 노드 오픈 PDK에 한정됩니다. 7nm 이하 오픈 PDK가 부재해(ASAP7은 학술·예측용으로 제조 불가) 첨단 노드 양산에서 현실적 대체가 불가능합니다. 특히 에뮬레이션은 오픈소스·신생이 진입하기 가장 어려운 영역입니다. 소프트웨어 도구는 코드로 흉내낼 수 있지만, 에뮬레이션은 전용 칩을 설계하고 제조해야 합니다. 소프트웨어보다 진입장벽이 한 단계 높습니다.

AI 네이티브 신생(AlphaChip 계열)은 매크로 배치 한 단계만, 7nm 이상에서만 작동하며, 사인오프 체인을 우회하지 못합니다. Ricursive Intelligence 등은 워크로드에서 GDSII까지 자율 설계를 표방하며 시리즈 A $300M(밸류 $4B)을 모았지만, 공개된 외부 고객명은 0건입니다(NVIDIA는 투자자이지 확인된 고객이 아닙니다).

4.2 케이던스의 AI는 교체가 아니라 구동이다

케이던스의 AI 레이어(Cerebrus AI Studio, ChipStack AI Super Agent)는 기존 도구를 교체하지 않습니다. Cerebrus는 Genus·Innovus·Tempus·Voltus·Pegasus를 구동(orchestrate)하되 교체하지 않고, ChipStack도 Xcelium·JasperGold를 구동하되 사인오프 체인을 우회하지 않습니다. 즉 케이던스의 AI는 자기 도구 흐름 안에서 최적화를 돌리므로, 기존 파운드리 인증을 그대로 유지합니다. AI가 발전해도 케이던스 도구 생태계 밖으로 설계가 빠져나가지 않습니다.

4.3 산업 공통 변수: AI 에이전트의 시트 자기잠식

그런데 EDA 산업 전체에 공통으로 걸린 와일드카드가 있습니다.

인과는 이렇습니다. ChipStack은 검증 루프를 약 5주에서 24시간 이내로 줄인다고 회사가 발표했고(Level-5 자율성, 2026년 하반기 조기 접근 예정), 엔지니어 생산성을 끌어올립니다. 만약 라이선스가 엔지니어 좌석(seat) 수에 비례하는 모델이라면, 엔지니어가 덜 필요해질수록 좌석 수요가 줄어 케이던스 자기 매출이 깎일 수 있습니다.

단 방향은 양쪽입니다. 현재 케이던스 가격 모델이 좌석이 아니라 포트폴리오 구독·결과(테이프아웃) 기반에 가깝다면, 오히려 더 많은 설계를 더 빨리 찍어내는 단가 상승 레버가 됩니다. 실제로 현재까지는 전 세그먼트가 두 자릿수 성장 중이라 자기잠식이 관측되지 않습니다. 그래서 이 글은 단정하지 않고 추적 신호로 둡니다(6장 R3).

4.4 종합: 코어는 약, 단 IP 상품화와 AI 자기잠식은 장기 관찰

코어(에뮬레이션·구현·아날로그·해석)에 대한 범용화 압력은 약입니다. 어느 위협도 파운드리 인증과 에뮬레이션 전용 하드웨어라는 필수 관문(6장 R1)을 통과하지 못했습니다.

두 곳이 장기 관찰 대상입니다. 첫째, Design IP는 UCIe(칩렛 연결 표준)/PCIe 표준화로 상품화 압력을 받습니다. 다만 케이던스는 IP 비중이 낮아(14%) 상품화 타격 노출도가 시놉시스(약 25%, FY2025)보다 작습니다(역설적 방어 우위). 둘째, AI 에이전트의 시트 자기잠식은 EDA 산업 공통 변수이며(시놉시스도 동일 노출), 그 위에서 케이던스의 상대 위치를 추적합니다.

5. 마진 역전: 2위인데 왜 마진은 1위보다 높은가

케이던스는 EDA 점유율 2위인데, 영업이익률은 1위 시놉시스보다 구조적으로 약 2~4%포인트 높습니다. 이건 케이던스가 더 유능해서가 아닙니다. 시놉시스가 노드마다 다시 만들어야 하는 저마진 IP를 크게(약 25%, FY2025) 들고 있다면, 케이던스는 같은 IP를 가볍게(14%, FY2025) 듭니다. 그래서 케이던스 마진이 더 높은 것은 주로 IP를 안 키운 선택의 결과입니다. 단 믹스를 보정해도 소폭 잔여 갭이 남는다는 점은 5.5에서 정직하게 짚습니다. 이 마진 축은 해자의 강점이되, 3장 유지 엔진(해자 본체)의 강도와는 다른 축이라는 점을 먼저 못박아 둡니다.

5.1 현상: 2위인데 마진은 높다

비-GAAP 영업이익률(매출에서 영업비용을 뺀 비율로, 주식보상비용(SBC) 같은 비현금·일회성 회계비용을 조정해 영업 실체를 비교하는 지표)을 비교합니다. 자세한 계산이나 미래 추정은 하지 않습니다. 현재·과거 실측만 해자의 강점 증거로 인용합니다.

점유율로는 시놉시스가 1위(31% vs 30%)인데, 마진은 케이던스가 구조적으로 약 2~4%포인트 높습니다(FY2025 전사 비교는 7.3%p로 벌어지나, 여기엔 시놉시스 Ansys 통합 일시 희석이 끼어 있어 구조적 갭은 더 좁습니다). 게다가 케이던스 전사 비-GAAP 총이익률은 88.0%(FY2025)에 달합니다. 이게 왜인지가 이 장의 질문입니다.

5.2 1차 용의자(Hexagon 인수)는 알리바이가 있다

흔한 오해부터 깨겠습니다. 2026년 2월 Hexagon D&E를 $3.16B에 인수했으니 케이던스 마진이 높은 게 인수 덕 아닌가, 아니면 인수 비용 때문에 곧 낮아지지 않나, 하는 생각입니다. 그러나 결정적 단서가 있습니다. 마진 우위는 Hexagon·BETA CAE 인수 이전부터 존재했습니다. FY2022 약 40%, FY2023 42%, FY2024 42.5%로, 인수와 무관하게 시놉시스보다 줄곧 높았습니다. 인수 전부터 갭이 있었으니 인수는 마진 우위의 원인이 아닙니다.

참고로 케이던스 GAAP 영업이익률은 FY2025 28.2%로 비-GAAP보다 훨씬 낮은데, 이는 SBC(매출의 약 8.6%)와 무형자산 상각 때문이며 현금이 나가지 않는 회계 비용입니다. SBC가 왜 비-GAAP에서 조정되는지 더 알고 싶다면 SBC 쉽게 이해하기를 보면 됩니다. 영업 실체를 비교할 때는 비-GAAP을 봅니다.

5.3 진짜 원인: 저마진 IP를 가볍게 들고 있다 (시놉시스 마진 역설의 거울상)

이 글은 케이던스를 다루지만, 마진 역전을 이해하려면 거울의 원본인 시놉시스를 한 문장으로 짚어야 합니다.

거울의 원본: EDA 점유율 1위 시놉시스는 영업이익률이 2위 케이던스보다 낮습니다. 능력이 부족해서가 아니라, 공정 노드가 바뀔 때마다 다시 만들어야 하는 저마진 부품 사업(Design IP)을 약 25%(FY2025) 비중으로 무겁게 들었기 때문입니다. 케이던스를 같은 자로 재면 정확히 거울상이 나옵니다.

케이던스는 그 저마진 IP를 14%로 가볍게 듭니다. 저마진 사업 비중이 낮으니 전사 평균을 덜 끌어내립니다.

한 줄 정리하면, 마진 역전의 1차 원인은 능력이 아니라 믹스입니다. 시놉시스는 인력집약적 IP 프랜차이즈를 크게 들었고, 케이던스는 같은 IP를 가볍게 듭니다. 단 오직 믹스라고 하면 과대입니다. 믹스를 보정해도 잔여 갭이 남는데, 그 정직한 크기는 5.5에서 짚습니다.

5.4 왜 IP는 구조적으로 저마진인가

핵심을 비유로 먼저 잡겠습니다. Core EDA 소프트웨어는 한번 만들면 복사하는 데 돈이 거의 안 듭니다(라이선스 하나 추가가 거의 100% 이익). 반면 인터페이스 IP의 핵심인 PHY(칩끼리 신호를 물리적으로 주고받는 회로)는 미리 깎아 둔 규격 부품인데, 차종(공정 노드)이 바뀔 때마다 부품을 처음부터 다시 깎아야 합니다.

개념적 시각화. 인터페이스 IP의 PHY는 아날로그/혼성신호 회로라 노드별 하드닝이 엔지니어 머릿수에 비례합니다. first-pass silicon은 한 번에 제대로 동작하는 시제 칩 검증을 말합니다. 출처: 제품 분석.

기술 인과는 이렇습니다. 인터페이스 IP의 PHY는 아날로그/혼성신호 회로입니다. 디지털과 달리, 공정 노드가 바뀌면 물리적으로 재설계하고 실리콘으로 검증(first-pass silicon)을 다시 해야 합니다. 이 노드별 하드닝이 엔지니어 머릿수에 비례합니다. 그래서 IP 마진은 라이선스가 아니라 헤드카운트에 묶입니다. 케이던스는 이 인력집약 사업을 가볍게 들었기 때문에, 그만큼 한계비용 0에 가까운 소프트웨어 비중이 높아 전사 마진이 올라갑니다.

5.5 케이던스 마진의 추가 강점, 그리고 솔직한 한계

믹스만으로 다 설명되지는 않습니다(잔여 갭 존재). 오직 믹스라고 하면 과대입니다.

여기에 강점이 둘 더 있습니다. 하나, IP가 마진을 덜 누릅니다. 케이던스 IP는 매출이 +25% 성장 중이라 고정 엔지니어링비 대비 영업 레버리지가 우호적입니다. 시놉시스 IP가 -8.1% 역성장으로 디레버리지를 겪는 것과 반대 국면입니다. 둘, 희석 주식수가 안정적입니다. 케이던스 희석 주식수는 약 272~274M로 횡보합니다. 자사주 매입으로 SBC 희석분을 거의 완전히 상쇄해, 주당 가치 보존이 우월합니다(주식수가 EPS·적정가에 미치는 영향은 밸류에이션 DD 영역이라 여기서는 사실만 인용합니다).

반대로 한계도 정직하게 둡니다. 첫째, 가격결정력은 비대칭입니다. 케이던스 마진의 기술적 원천은 에뮬레이션 준독점, Virtuoso 아날로그 표준, 노드 인증입니다. 단 시놉시스가 쥔 사인오프 골든 레퍼런스(PrimeTime/Calibre)는 케이던스에 없어, 합성·타이밍·물리검증 단계의 가격결정력은 시놉시스·지멘스가 우위입니다. 둘째, 세그먼트 마진은 영구 비공시입니다.

케이던스는 단일 보고 세그먼트(Single Reportable Segment)로 공시하므로, IP 세그먼트의 OPM을 직접 확인할 수 없습니다. 마진 우위는 전사 GM 88%·IP 비중 14%로 간접 확인한 것이며, 세그먼트별 정확한 마진은 외부에서 확인 불가합니다. 그래서 케이던스 IP 마진이 정확히 몇 %라고 단정하지 않고, 저마진 세그먼트 비중이 낮아 믹스가 우월하다까지만 확정합니다.

셋째, 성장과 마진은 트레이드오프입니다. 만약 케이던스가 IP displacement(경쟁사 고객 빼앗기)를 공격적으로 키우면(2장에서 본 +25% 가속), 단기 마진엔 하방 압력이 생길 수 있습니다. 마진 우위는 IP를 계속 가볍게 드는 한 구조적으로 유지됩니다.

5.6 종합: 강점과 한계는 같은 동전의 양면

강점 쪽을 보면, 에뮬레이션 준독점에 Virtuoso 아날로그 표준, 노드 인증, 저마진 IP를 가볍게 든 믹스가 88% 총이익률과 44%+ 영업이익률을 만듭니다. 한계 쪽을 보면, 사인오프 골든 레퍼런스를 못 쥐어 약점 영역의 가격결정력은 시놉시스·지멘스 우위이고, 세그먼트 마진은 영구 비공시라 외부 검증이 제한됩니다. 이 장의 결론은 해자를 부풀리는 게 아니라 정직하게 만듭니다. 케이던스는 마진 역설의 거울상에서 수혜자이지만, 그 우위는 IP를 안 키운 선택의 결과이지 모든 영역에서 더 강해서가 아닙니다.

6. 이 해자는 언제 무너지나

해자가 강하다고 가정하지 않고, 무엇이 깨뜨리는지를 먼저 적습니다. 결론은 명확합니다. 해자의 본체를 무너뜨리려면 R1(에뮬레이션 1위 잠식)이 반드시 먼저 일어나야 합니다. 시놉시스의 필수 관문이 사인오프 인증 탈취였다면, 케이던스의 필수 관문은 에뮬레이션 1위 잠식입니다. 강점이 다르니 급소도 다릅니다. 마진 쪽 약점은 R3(AI 시트 자기잠식)·R4(IP 경합 역전)가 변수입니다.

6.1 일곱 개의 반증조건

각 조건의 기술적 실현 가능성과 현재 실측을 적습니다. 강도 열은 현재 시점에서 해자에 가하는 위협의 임박도입니다.

R7에는 한 가지 단기 변수를 덧붙입니다. 케이던스 중국 매출은 FY2025 13%(FY2023 17%에서 축소)이고, 자체 수출통제 위반 합의금 $140.6M(2025년 7월 완료)이 있었습니다. 이는 코어 해자가 아니라 평판·규제라는 기술 외 변수로, 단기 실재 리스크입니다.

6.2 핵심: R1(에뮬레이션 1위 잠식)이 필수 관문이다

해자의 본체(3장 유지 엔진)는 에뮬레이션 하드웨어·소프트웨어 통합 자산, 노드 인증, Virtuoso 표준, 파이프라인 종속입니다. 이걸 무너뜨리려면 R1(에뮬레이션 1위 잠식)이 반드시 먼저 일어나야 합니다.

단 케이던스는 IP를 가볍게 들어 IP 상품화 노출도가 시놉시스보다 낮습니다(마진 방어 측면의 구조적 이점).

6.3 무엇을 지켜봐야 하나

독자가 직접 점검할 수 있는 신호 3개를 제시합니다(가정 모니터링 변수와 동일).

이 해자가 케이던스의 재무·문화·미래 전략과 어떻게 맞물리는지, 그리고 적정가는 얼마인지는 종목 메인글에서 종합합니다.

🔬케이던스 종합 분석

이 해자가 재무·문화·미래 전략과 어떻게 맞물리는지는 종목 메인글에서 종합합니다.

→