설계도구: 모든 칩은 여기서 시작된다

엔비디아가 수백억 달러짜리 AI 칩을 설계할 때도, 맨 먼저 여는 것은 단 두세 회사의 소프트웨어입니다. 반도체는 거대한 산업입니다. 한 해 수천억 달러가 칩을 만드는 데 쏟아집니다. 그런데 그 거대한 산업 안에, 전체 지출의 약 2%밖에 차지하지 않는 작은 골목이 하나 있습니다. 칩을 설계하는 소프트웨어, 업계에서 EDA(Electronic Design Automation, 전자 설계 자동화)라고 부르는 영역입니다 (업계 통설, Mentor 전 CEO 월리 라인스).

규모만 보면 변두리입니다. 그런데 이 변두리 없이는 세상의 어떤 칩도 만들어지지 않습니다. 엔비디아의 GPU도, 애플의 M칩도, 삼성과 TSMC가 깎는 모든 첨단 칩도, 설계 단계에서 반드시 이 소프트웨어를 거칩니다. 그리고 그 소프트웨어는 사실상 두세 회사가 쥐고 있습니다. Synopsys(시놉시스), Cadence(케이던스), 그리고 Siemens(지멘스)입니다.

작은 산업이 결정적인 관문을 쥐었다는 것, 이것이 이번 편의 역설입니다. 가장 작은 산업이 가장 결정적인 길목을 쥐었습니다. 5편에서 우리는 AI 혁명의 첫 번째 칸인 전력을 해부했습니다. 전기를 확보했다면, 이제 그 전기로 돌릴 칩이 필요합니다. 그런데 칩은 만들어지기 전에 먼저 설계되어야 하고, 설계는 이 두세 회사의 소프트웨어 없이는 한 줄도 진행되지 않습니다. 4편 지도의 두 번째 칸, 설계도구를 이제 열어봅니다.

질문은 5편과 같습니다. 이 길목에서 곡괭이를 쥔 자는 누구이고, 그 곡괭이는 얼마나 단단한가. 그리고 그 단단함을 흔드는 균열은 무엇인가. 여기서 곡괭이란 4편에서 정의한 대로, 모두가 반드시 거쳐야 하는데 다른 데로 우회할 수 없는 길목을 쥔 자를 말합니다.

1. 왜 소프트웨어 없이는 칩을 설계할 수 없는가

칩은 너무 복잡해져서, 사람이 손으로는 설계할 수 없는 영역으로 넘어갔습니다. 그 복잡성을 소프트웨어가 대신 다루고, 그 소프트웨어가 칩 한 개당 비용의 큰 몫을 가져갑니다. 1장에서는 그 두 사실을 차례로 확인하고, 작은 산업이 어떻게 모든 칩의 관문을 쥐었는지를 봅니다.

1.1 손으로는 2,500년, 칩은 이미 인간의 손을 떠났다

칩이 왜 소프트웨어 없이는 설계될 수 없는지는, 숫자 하나면 끝납니다. 엔비디아의 AI 칩 H100에는 트랜지스터가 약 800억 개 들어 있습니다 (SemiAnalysis). 트랜지스터란 전기를 켜고 끄는 아주 작은 스위치인데, 이 스위치 수백억 개가 모여 칩의 모든 연산을 만듭니다. 애플의 M4 칩에도 280억 개가 들어갑니다 (Apple). 만약 사람이 트랜지스터를 1초에 하나씩 배치한다면, H100 한 개를 완성하는 데 약 2,500년이 걸립니다. 로마 제국이 세워지기도 전에 시작했어야 지금 겨우 칩 하나가 나온다는 뜻입니다.

문제는 이 숫자가 멈추지 않고 늘어난다는 것입니다. 칩의 복잡도는 매년 약 50%씩 늘어나는데, 사람이 설계할 수 있는 생산성은 매년 약 20%밖에 늘지 않습니다. 격차가 매년 벌어집니다. 게다가 칩 설계의 연산량은 트랜지스터 수의 제곱에 비례해서, 트랜지스터가 두 배가 되면 계산해야 할 양은 네 배가 됩니다. 손으로 따라잡기는커녕, 따라잡으려는 시도 자체가 매년 더 멀어지는 구조입니다.

그래서 칩 설계는 오래전에 인간의 손을 떠나 소프트웨어의 일이 됐습니다. 수백억 개의 트랜지스터를 어디에 놓고 어떻게 연결할지, 그것이 제대로 동작하는지, 물리 법칙을 위반하지 않는지를 사람 대신 계산해 주는 것이 EDA 소프트웨어입니다. 칩이 복잡해질수록 이 소프트웨어 없이 칩을 만든다는 것은 상상할 수 없는 일이 됩니다.

1.2 칩이 태어나는 여덟 개의 통로

그 소프트웨어가 정확히 어디에 깔려 있는지를 보려면, 칩 한 개가 설계되는 과정을 따라가야 합니다. 한 개의 칩은 머릿속 아이디어에서 파운드리에 넘기는 청사진이 되기까지 여덟 개의 통로를 차례로 지납니다. 한 사람이 태어나기 위해 좁은 산도를 차례로 통과하듯, 칩도 여덟 개의 좁은 통로를 순서대로 통과해야 비로소 세상에 나옵니다.

먼저 무엇을 만들지 정하고(사양·아키텍처), 그 회로의 동작을 일종의 설계 언어로 글처럼 적습니다(RTL 설계). RTL이란 회로가 매 순간 어떻게 동작하는지를 코드처럼 적은 설계도라고 생각하면 됩니다. 그다음 그 글대로 칩이 실제로 동작하는지를 검증합니다. 이 검증 단계가 복잡한 칩에서는 전체 설계 공수의 최대 70%를 차지할 만큼 무겁습니다. 글 쓰는 것보다 그 글이 맞는지 확인하는 데 시간이 더 든다는 뜻입니다.

검증을 통과하면 그 글을 실제 회로 부품으로 바꿉니다(논리 합성). 논리 합성이란 코드로 적은 회로를 실제 부품, 즉 논리 게이트(AND·OR 같은 기본 스위치)로 번역하는 단계입니다. 그다음 다 만든 칩에서 불량을 골라내도록 미리 검사 회로를 심고(DFT), 그 부품들을 칩 위에 배치하고 선으로 연결합니다(배치·배선, PnR). 마지막으로 타이밍이 맞는지, 물리 규칙을 어기지 않았는지를 최종 점검해 "이대로 공장에 넘겨도 된다"는 도장을 받고(사인오프), 그 결과를 파운드리가 읽을 수 있는 청사진 파일로 넘깁니다(테이프아웃). 여기서 사인오프란 칩이 공장으로 나가기 직전 받는 최종 검증 도장입니다. 이 도장 없이는 파운드리가 칩을 받지 않습니다.

이 여덟 통로 각각에 전용 소프트웨어가 깔려 있습니다. 그리고 그 소프트웨어들의 대부분을 빅3가 쥐고 있습니다. 시뮬레이션, 형식검증, 합성, 배치·배선, 정적 타이밍 분석, 물리검증까지, 거의 모든 단계에 이들의 제품이 표준으로 자리 잡고 있습니다. 아래는 그 여덟 통로를 한눈에 펼친 지도입니다.

출처: SemiAnalysis EDA Primer. 단계별 흐름과 대표 제품을 개념적으로 시각화한 것입니다.

1.3 칩 한 개의 청구서에서 EDA가 가져가는 몫

작은 산업이라더니, 어떻게 모든 칩의 관문을 쥐었을까요. 답은 "산업 전체에서의 비중"과 "칩 한 개에서의 비중"이 다르다는 데 있습니다. 멀리서 보면 작은 골목이지만, 칩 한 개를 만들려는 기업 입장에서 보면 청구서의 큰 항목이라는 뜻입니다.

첨단 칩 하나를 처음 한 번 설계하는 데 드는 비용을 NRE(Non-Recurring Engineering, 한 번만 드는 초기 설계 비용)라고 부릅니다. 같은 설계를 두 번 할 필요는 없으니, 양산 전에 딱 한 번 치르는 고정비입니다. 이 NRE는 공정이 미세해질수록 가파르게 오릅니다. IBS 집계 기준 7나노 칩 평균 약 2.2억 달러였던 것이, 5나노 약 4.2억 달러, 3나노에서는 최대 5.9억 달러까지 올라갑니다 (IBS 집계, Granite Firm). 여기서 나노란 회로 선폭의 단위로, 숫자가 작을수록 더 미세하고 더 어려운 최신 공정입니다. 그리고 이 거대한 설계 프로젝트에서 가장 큰 덩어리가 검증입니다. 설계가 의도대로 동작하는지 확인하는 검증 작업이 칩 개발 프로젝트 전체 노력의 최대 70%를 차지하고 (SemiAnalysis), 그 검증은 전부 EDA 도구 위에서 돌아갑니다.

규모를 한 번 더 비교해 보면 이 산업의 무게가 드러납니다. Synopsys와 Cadence 두 회사가 쓰는 연구개발비는, 세계 상위 5개 반도체 기업의 연구개발비를 합친 것의 약 30%에 해당합니다. 매출 규모로는 변두리인데, 기술 투자의 무게로는 산업의 심장 가까이에 있다는 뜻입니다. 그리고 이 소프트웨어가 칩을 시장에 내놓는 시간을 약 25%나 단축해 줍니다. 같은 칩을 더 빨리, 더 싸게 설계하게 해주니, 칩을 만들려는 누구도 이 도구를 건너뛸 수 없습니다.

작은 산업이 결정적인 이유가 여기 있습니다. 산업 전체로 보면 약 2%지만, 칩을 만들려는 기업 입장에서는 개발 노력의 최대 70%가 걸린 검증의 관문이자, 출시 속도를 좌우하는 핵심 변수입니다. 비용으로도, 속도로도 우회할 수 없는 자리입니다.

1막의 결론은 5편의 골드러시와 닮았습니다. 칩을 누가 설계하든, 모두가 반드시 이 소프트웨어를 거쳐야 합니다. 우회로가 없습니다. 작은 산업이지만 통행료를 받는 길목입니다. 그렇다면 이 길목에서 통행료를 받는 자는 정확히 누구일까요. 2막에서 곡괭이를 발굴합니다.

2. 곡괭이 발굴: 이 길목에서 누가 통행료를 받나

빅3가 시장의 약 74%를 쥐고, 그 집중도는 시간이 갈수록 높아집니다. 그 안에서 곡괭이의 모양은 둘입니다. 설계 흐름 전체를 쥔 듀오폴리, 그리고 단일 관문 하나를 거의 독점한 Siemens. 2장에서는 누가 무엇을 어떻게 쥐었는지를 데이터로 한 겹씩 들어가 봅니다.

2.1 빅3가 양분한 시장, 시간이 갈수록 더 좁아진다

EDA 시장의 규모는 2024년 기준 약 160~190억 달러, 2025년 약 170~210억 달러로 추정됩니다. 매년 8~11% 정도 자라는 시장입니다. 이 시장을 세 회사가 나눠 가지고 있습니다.

Synopsys가 약 31%로 1위, Cadence가 약 30%로 2위, Siemens EDA(과거 Mentor)가 약 13%로 3위입니다. 셋을 합치면 약 74%입니다 (TrendForce, 2024년 기준).

여기에 2025년 Synopsys가 인수한 Ansys(시뮬레이션 소프트웨어 강자)까지 더하면, 빅4의 합산 점유율은 90%를 넘어갑니다. 다만 집중도 강화에는 비용도 따랐습니다. Synopsys와 Ansys의 통합은 중국 반독점 당국(SAMR)의 10년짜리 행동 시정(중국 고객 대상 번들·끼워팔기 금지, 일부 소프트웨어 매각)을 조건으로 승인됐습니다 (O'Melveny, DCD). 곡괭이가 단단할수록 그것을 더 단단하게 만드는 행위조차 규제의 가위질을 받는다는 뜻입니다.

더 주목할 것은 방향입니다. 이 과점은 풀리는 게 아니라 더 단단해지고 있습니다. EDA 산업 총매출에서 빅3가 가져가는 몫은 2014년 75% 아래에서 2023년 85% 이상으로 올라갔습니다(Griffin Securities, Embedded 게재). 앞의 74%는 시장 점유율 집계(TrendForce), 이 85%는 총매출 비중 집계라 기준이 다르지만, 방향은 같습니다. 시간이 갈수록 문이 더 좁아지는 시장이라는 뜻입니다. 5편의 전력 곡괭이들이 슈퍼사이클 속에서 경쟁자를 부르는 것과 달리, EDA는 시간이 갈수록 소수에게 더 집중됩니다. 한 가지 더. EDA에는 한국 기업이 사실상 없습니다. 이 길목 자체가 미국 두 회사에 완전히 쏠려 있다는 또 다른 방증입니다.

2.2 곡괭이의 두 가지 모양: 흐름을 쥔 자와 관문을 쥔 자

빅3라고 같은 방식으로 곡괭이를 쥔 것은 아닙니다. 데이터로 한 겹 들어가면, 곡괭이의 모양이 둘로 갈립니다. 같은 "설계도구"라는 한 칸 안에서도, 어떤 곡괭이는 넓고 어떤 곡괭이는 좁습니다.

첫 번째 모양은 Synopsys와 Cadence의 듀오폴리입니다. 이 두 회사는 1막에서 본 여덟 통로의 거의 전 구간에 제품을 깔아 두었습니다. 시뮬레이션부터 합성, 배치·배선, 그리고 정적 타이밍 분석까지 흐름 전체를 쥐고 있습니다. 여기서 정적 타이밍 분석(STA)이란 신호가 제때 도착하는지를 따지는 최종 점검입니다. 특히 Synopsys의 PrimeTime은 이 정적 타이밍 분석에서 시장 점유율 90% 이상을 가졌습니다. 넓게 깔고, 각 자리에서 깊이 박혔습니다. 한 칸을 쥔 게 아니라 여덟 칸 거의 전부에 발을 들여놓은 곡괭이입니다.

두 번째 모양은 Siemens입니다. Siemens는 흐름 전체로는 13%의 3위지만, 한 군데에서만큼은 거의 독점에 가깝습니다. 물리검증, 즉 설계가 제조 규칙을 어기지 않았는지 최종 확인하는 단계의 표준 도구인 Calibre입니다. 칩을 파운드리에 넘기기 직전, "Calibre로 검증해서 깨끗하다(Calibre-clean)"는 것이 사실상 테이프아웃의 요건처럼 굳어져 있습니다 (SemiAnalysis). 넓지는 않지만, 그 좁은 한 군데를 거의 모두가 반드시 거칩니다. 좁고 깊은 곡괭이입니다. 단 Siemens의 EDA는 거대 산업그룹의 한 사업부라, Calibre만 따로 떼어 살 수는 없습니다.

두 모양 모두 곡괭이입니다. 다만 듀오폴리는 흐름 전체를 쥐어 칩 한 개가 그들의 제품 사이를 계속 오가게 만들고, Siemens는 마지막 관문 하나를 쥐어 그 문을 통과하지 않으면 칩이 나가지 못하게 만듭니다. 흐름을 쥔 자와 관문을 쥔 자, 이 두 모양이 EDA 곡괭이의 큰 그림입니다.

2.3 인접 IP: 곡괭이 옆에 곡괭이를 하나 더 박다

곡괭이는 설계도구에서 멈추지 않습니다. 두 회사는 설계 흐름을 쥔 김에, 그 흐름 위에서 바로 쓸 수 있는 부품까지 팝니다. 인터페이스 IP라고 불리는, 이미 검증된 회로 블록입니다.

칩을 설계할 때마다 데이터 전송 규격(PCIe, USB, DDR, HBM 같은)에 맞는 회로를 처음부터 만드는 것은 비효율적입니다. 매번 바퀴를 다시 발명하는 셈이기 때문입니다. 그래서 많은 기업이 이미 검증된 IP 블록을 사다 끼웁니다. Synopsys의 Design IP는 2024 회계연도에 19억 달러 규모로, PCIe 7.0, HBM4, DDR5, UCIe 같은 최신 규격을 망라합니다. Cadence의 Semiconductor IP도 매출의 13~14%를 차지하며 매년 28~59%씩 고성장하고 있고, 2025년에는 ARM의 Artisan 파운데이션 IP를 인수해 포트폴리오를 넓혔습니다 (CDNS Q4 2024 CFO Commentary).

이 IP 사업이 곡괭이를 한 번 더 단단하게 만듭니다. 설계도구로 흐름을 쥐고, 그 도구로 검증된 IP까지 한 묶음으로 공급하면, 고객은 도구와 부품 양쪽에 묶입니다. 곡괭이 옆에 곡괭이를 하나 더 박는 구조입니다. 도구를 바꾸기도 어려운데, 그 도구에 맞춰 산 부품까지 함께 묶이니 빠져나가기가 두 배로 어려워집니다.

2.4 곡괭이 강도를 측정한다

이제 5편에서 쓴 것과 같은 척도를 EDA에 들이댑니다. 곡괭이 강도를 점유율, 전환비용, 파운드리 인증, 반복매출, 연구개발 집약도, 백로그(수주잔고)라는 여섯 축으로 측정합니다. 그리고 이 여섯 축과 별개로, 빅3가 쥔 하드웨어 검증 장비라는 또 하나의 길목을 끝에 따로 살핍니다. 여섯 축 더하기 하드웨어라는 별도 길목, 이렇게 보면 됩니다. 결과를 먼저 말하면, EDA의 곡괭이는 5편 전력의 가장 단단한 곡괭이(초고압 변압기·기존 원전)에 견줄 만큼, 또는 그 이상으로 단단합니다.

점유율. 빅3 74%, 집중도 상승. 앞서 본 대로입니다. 시간이 갈수록 더 좁아지는 문입니다.

전환비용. 1막의 여덟 통로는 순서대로 종속돼 있습니다. 합성 도구를 바꾸면 그 뒤의 배치·배선, 사인오프, 물리검증을 전부 다시 돌려야 합니다. 도미노 한 장을 빼려다 줄 전체가 무너지는 셈입니다. 게다가 칩을 실제 칩처럼 흉내 내 검증하는 에뮬레이션 장비(예: Palladium)는 수천만 달러짜리 하드웨어에 연 수백만 달러의 소프트웨어 라이선스, 그리고 수백만 줄의 검증 코드가 종속됩니다. 도구를 바꾸려면 엔지니어를 재교육해야 하고, 무엇보다 설계가 틀어질 위험을 감수해야 합니다. 업계 분석에 따르면 한번 이 도구로 설계를 시작한 고객은 사실상 떠나지 않습니다 (arvy).

다만 여기서 정직하게 짚을 것이 있습니다. "고객의 95%, 사인오프와 아날로그에서는 99%가 떠나지 않는다"는 숫자가 업계에 돌지만, 이는 회사가 공식적으로 발표한 수치가 아니라 분석 뉴스레터에서 나온 추정입니다. 회사의 공식 자료로 확인되는 것은 반복매출입니다. Cadence는 2024 회계연도 매출의 82.6%가 반복매출이고 (CDNS Q4 2024 CFO Commentary), Synopsys도 시간제 라이선스와 유지보수를 합치면 약 85% 수준입니다 (SNPS Q4 FY2025 IR). 매출의 80% 이상이 매년 다시 들어온다는 것은, 고객이 그만큼 떠나지 않는다는 가장 단단한 증거입니다.

파운드리 인증. EDA 곡괭이의 진짜 해자가 여기 있습니다. 파운드리는 자신의 공정을 PDK라는 파일집합으로 정의합니다. PDK란 파운드리가 "우리 공장에서 만들려면 이 규격을 지켜라"며 EDA 도구에 건네는 설명서 묶음입니다. 공장마다 다르고 매년 바뀝니다. EDA 도구가 이 PDK를 정확히 반영하지 못하면 검증 결과가 실제 칩과 어긋나 수율이 떨어지고 재설계로 이어집니다. 그래서 파운드리는 EDA 벤더와 공정을 함께 개발하고 인증합니다. TSMC의 OIP(Open Innovation Platform) EDA 동맹에서 모든 단계 완전 인증(Full Certification)을 받은 회사는 Synopsys, Cadence, Siemens 셋뿐입니다 (TSMC OIP). 이 공동 개발은 양산 시작보다 한참 앞서, 분석에 따르면 약 24개월 전부터 진행됩니다. 새 진입자가 따라잡으려면 최신 공정마다 파운드리와 2년씩 함께 개발해야 한다는 뜻입니다. 사실상 닫힌 문입니다.

반복매출·연구개발 집약도·백로그. 앞서 본 반복매출 80% 이상에 더해, 두 회사 모두 매출의 약 3분의 1을 연구개발에 다시 넣습니다(Synopsys 2025 회계연도 35.4%, Cadence 32.0%). 진입자가 따라잡기 어려운 누적 격차입니다. 매출 가시성을 보여주는 백로그도 두텁습니다. Synopsys는 2025 회계연도에 114억 달러(Ansys 인수 후 급증), Cadence는 78억 달러로 사상 최대입니다 (SNPS FY2025 10-K, CDNS FY2025 IR).

하드웨어 곡괭이. 앞서 전환비용에서 잠깐 언급한 에뮬레이션 장비는, 사실 곡괭이 한 자리를 따로 차지할 만큼 중요합니다. 빅3는 소프트웨어만 쥔 게 아닙니다. 칩을 실제 칩처럼 흉내 내 검증하는 장비, 즉 하드웨어로 칩을 미리 돌려보는 검증(HAV, Hardware-Assisted Verification)이라는 별도의 길목까지 쥐고 있습니다. 앞서 본 에뮬레이션 장비가 바로 이 HAV입니다. 이 시장은 2024년 약 6억 달러에서 2032년 약 19억 달러로 연 13.7% 성장할 전망인데, 이는 소프트웨어 EDA의 8~11%보다 빠른 속도입니다. AI 실리콘 수요가 검증 부담을 키우면서 기록적으로 성장하고 있기 때문입니다. 그리고 그 시장 구조는 소프트웨어와 다른 별도의 듀오폴리입니다. Cadence의 Palladium이 55~60%, Synopsys의 ZeBu가 35~40%, Siemens의 Veloce가 나머지를 나눠 가집니다 (Credence Research, SemiEngineering). 소프트웨어 점유율(31·30·13)과 전혀 다른 분포라는 점이 핵심입니다. 빅3는 소프트웨어 길목과 하드웨어 검증 길목을 동시에, 그것도 서로 다른 비율로 쥐고 있습니다.

여섯 축에 하드웨어 곡괭이까지 종합하면, EDA 곡괭이의 강도가 한눈에 드러납니다. 본문에서 축별로 짚은 데이터를, 곡괭이별 강도로 압축하면 다음과 같습니다.

2막의 결론은 분명합니다. 이 길목의 곡괭이는 설계 흐름 전 구간을 쥔 Synopsys·Cadence 듀오폴리, 그리고 사인오프 단일 관문을 쥔 Siemens입니다. 전환비용, 파운드리 인증, 반복매출이라는 세 개의 자물쇠로 잠긴 요새입니다. 그런데 단단한 요새일수록 그 균열을 정직하게 봐야 합니다. 3막의 주제입니다.

3. 요새의 균열: 무엇이 이 곡괭이를 흔드는가

단단한 요새에도 시험대가 있습니다. 단 시험대의 무게는 같지 않습니다. 지정학은 이미 한 번 요새를 흔들고 2026년 상시화된 실재하는 위협이고, AI 자동화·오픈소스·중국 자급은 "아직 왜 요새를 못 깨는가"의 영역입니다(단 AI 자동화는 자율화로 단계가 빠르게 이동 중입니다). 3장에서는 네 개의 시험대를 무게 순으로 봅니다.

2막에서 본 곡괭이는 단단합니다. 그러나 5편에서 배운 교훈이 있습니다. 단단한 곡괭이일수록 그 균열을 정직하게 봐야 한다는 것입니다. EDA 요새에는 네 개의 시험대가 있습니다. 그런데 네 시험대의 무게는 같지 않습니다. 하나는 이미 요새를 한 번 흔든 실재하는 위협이고, 나머지 셋은 "왜 아직 요새를 깨지 못하는가"의 영역입니다.

3.1 지정학: 이미 한 번 요새를 흔든 위협

EDA 요새의 가장 무거운 시험대는 기술도 경쟁자도 아닙니다. 지정학입니다. 곡괭이가 아무리 단단해도, 그 곡괭이를 어디에 팔 수 있는지는 정부가 정하기 때문입니다.

2025년 5월 23일, 미국 상무부 산하 기관(BIS)이 Cadence, Siemens, Synopsys 세 회사에 중국으로 EDA 소프트웨어를 수출하려면 라이선스가 필요하다는 서한을 보냈습니다. 닷새 뒤인 5월 29일, Synopsys는 중국 사업을 중단하고 실적 가이던스를 정지했습니다. 시장의 반응은 즉각적이었습니다. Synopsys 주가는 하루 만에 9.6%, Cadence는 10.7% 빠졌습니다 (TrendForce).

이 사건이 드러낸 것은 요새의 숨은 약점입니다. 두 회사의 중국 매출 노출이 곧바로 드러났습니다. Synopsys는 매출의 약 16%(약 10억 달러), Cadence는 약 12%(약 5.5억 달러)가 중국에서 나옵니다 (Kirkland & Ellis). 이 매출이 정책 한 줄에 즉시 위태로워진 것입니다. 기술로는 누구도 흔들 수 없던 요새가, 정부의 펜 끝 한 줄에 하루 만에 10%씩 흔들렸습니다.

이 규제는 2025년 7월 2일, 미중 무역합의의 일부로 철회됐고 공급이 재개됐습니다 (CNBC). 한 번 보면 약 40일짜리 사건처럼 보입니다. 그러나 이것을 "지나간 해프닝"으로 읽으면 위협을 과소평가하는 것입니다. 규제는 철회됐지만, 첨단 칩의 대중 수출을 건건이 심사하는 라이선스 체제(case-by-case)는 그대로 상존합니다. 오히려 2026년 들어 구조가 더 굳어졌습니다. 2026년 1월 15일 발효된 BIS 신규 룰은 특정 첨단 컴퓨팅 반도체의 대중·마카오 수출을 건건이 심사하는 방식으로 영구화했고 (Morgan Lewis), 2026년 1월에는 특정 성능 임계를 넘는 반도체에 즉시 25% 관세가 붙으며 "더 광범위한 품목군에 추가 관세 가능"이 명시됐습니다 (CRS). Entity List도 계속 확장되고 있습니다 (CSET).

핵심은 이것입니다. 무역 휴전은 항구적 합의가 아니라 일시 휴전이고, EDA는 "건건이 심사하는 라이선스"라는 칼날 아래 상시 노출되어 있습니다. 균열은 한 번 열렸다 닫힌 게 아니라, 정책의 손에 따라 언제든 다시 열리도록 상시 켜진 조건부 리스크입니다. EDA 곡괭이의 가장 큰 위협은 누가 더 좋은 소프트웨어를 만드느냐가 아니라, 미중 갈등이 이 길목을 무기로 상시화했다는 사실입니다. 일회성 사건이 아니라 구조적 조건이라, 다른 세 시험대와 무게가 다릅니다.

3.2 AI 설계자동화: 지금까진 강자가 칼자루를 쥐었다, 단 단계가 빠르게 이동 중

두 번째 시험대는 AI 설계자동화입니다. 직관적으로는 가장 위협적으로 보입니다. AI가 칩 설계를 대신하면, 굳이 비싼 EDA 도구가 필요 없어지지 않을까. 진입장벽이 낮아져 새 도전자가 들어오지 않을까.

그런데 데이터를 보면 칼자루를 쥔 쪽이 정반대입니다. 시작은 점진적 최적화 도구였습니다. 2023년 기준 AI 설계자동화의 대표 제품은 Synopsys의 DSO.ai와 Cadence의 Cerebrus였는데, 둘 다 듀오폴리 자신의 제품입니다. DSO.ai는 2023년에 이미 상업 테이프아웃 100건을 넘겼고, 5나노 칩 최적화 시간을 6개월에서 6주로 줄였습니다 (Synopsys). Cerebrus는 성능·전력·면적을 20% 개선하며 누적 테이프아웃 1,000건을 넘겼고, 2025년 1분기에만 신규 고객 50개사를 더했습니다 (CDNS 8-K). AI가 진입장벽을 낮추기는커녕, 강자가 그 AI를 들고 격차를 더 벌린 셈입니다.

그런데 여기서 정직하게 짚을 것이 있습니다. 이 단계는 멈춰 있지 않고 빠르게 이동하고 있습니다. 2023년의 "점진적 최적화 도구"는 2026년 들어 완전자율 에이전트 단계로 넘어갔습니다. 업계는 이 완전자율 단계를 자율주행의 "레벨5(완전 무인)"에서 빌린 표현으로 부릅니다. 2026년 5월 Cadence는 업계 최초로 완전자율 가상 엔지니어(ChipStack AI Super Agent, NVIDIA Nemotron 기반)를 발표하며 5주가 걸리던 검증 루프를 하루 미만으로 단축했고 (Cadence, Engineering.com), Synopsys도 AgentEngineer를 NVIDIA의 에이전틱 AI 스택에 통합했습니다 (NVIDIA). 2026년 ESD Alliance 임원 전망의 핵심 주제 자체가 "에이전틱 AI가 칩 설계·검증을 어떻게 바꿀 것인가"입니다 (SEMI). 산업 전체가 변곡점으로 인식하고 있다는 뜻입니다.

그럼에도 현 단계까지는 칼자루를 강자가 쥐고 있습니다. Cadence의 완전자율 엔지니어도 자사 검증 도구(Xcelium·Jasper) 위에서 돌고, 그 결과는 여전히 파운드리 PDK 인증을 그대로 넘어야 합니다. 자율화가 한 겹 추가됐지만, 그 자율 에이전트가 딛고 선 바닥은 2막에서 본 인증 해자 그대로입니다. 지금의 AI 자동화는 기존 고객을 더 깊이 묶고 경쟁자와의 격차를 벌리는 강자의 무기로 작동하고 있습니다.

다만 균열의 씨앗은 분명히 자라고 있습니다. AI 설계자동화의 원리가 공개되면서, ChipAgents 같은 AI 기반 설계 스타트업이 7,400만 달러를 투자받았고, Verkor의 한 도구는 RISC-V CPU 코어를 219단어 프롬프트만으로 자율 설계했다고 주장합니다 (IEEE Spectrum). AI가 EDA 전문성을 배우는 데 드는 노력을 낮춰 진입 문턱을 내릴 가능성입니다. 단 정직하게 덧붙이면, 어떤 자율 에이전트도 산업용 칩의 완전 무인 테이프아웃을 아직 입증하지 못했습니다. 테이프아웃까지 간 초기 사례조차 사람 엔지니어의 개입에 크게 의존했습니다 (arXiv). 단계는 빠르게 이동 중이지만, 요새의 바닥은 아직 강자가 깔았습니다.

3.3 오픈소스·중국 자급: 아직 문 앞에서 멈췄다

나머지 두 시험대는 "왜 아직 요새를 못 깨는가"를 더 선명하게 보여줍니다. 둘 다 가장 강력한 동기를 들고 길목을 향해 달려가지만, 최선단 공정 앞에서 나란히 멈춰 섭니다.

먼저 오픈소스입니다. OpenROAD라는 무료 EDA 프로젝트가 미국 국방고등연구계획국(DARPA)에서 1,720만 달러, 그리고 구글과 아마존의 후원을 받아 "사람 손 없이 설계도에서 칩 청사진까지"를 목표로 개발 중입니다. 그런데 실제로 쓸 수 있는 범위가 130나노, 180나노 같은 구형 공정에 머물러 있습니다 (OpenROAD). 7나노 이하 최선단 공정은 학술용 예측 PDK 수준일 뿐, AI 칩에 필요한 첨단 FinFET 공정과 수백만 게이트 규모의 칩에는 아직 준비되지 않았습니다. 무료라는 가장 강력한 무기를 들고도, 최선단 공정의 문 앞에서 멈춥니다.

중국의 자급도 마찬가지입니다. 미국의 수출규제(3.1)는 중국이 자체 EDA를 키울 가장 강한 동기입니다. 막힐수록 더 절박하게 자급을 시도하게 되기 때문입니다. 대표 기업 Empyrean(화다주톈)은 2024년 매출이 7.44억 위안으로 16% 성장했고, 디지털 7나노를 완전 지원하는 단계까지 왔습니다 (Empyrean Technology). 그러나 중국 전체의 EDA 자급률은 2024년 기준 10% 미만에 머뭅니다. 게다가 Empyrean은 2024년 12월 미국의 제재 명단(Entity List)에 올랐습니다. 동기는 가장 강하지만, 아직 90% 이상을 빅3에 의존하는 것이 현실입니다 (TrendForce).

두 시험대의 공통점은 분명합니다. 길목을 향해 달려가지만, 2막에서 본 파운드리 인증과 누적 R&D라는 벽 앞에서 최선단 공정에 닿지 못합니다. 요새가 흔들리는 게 아니라, 도전자가 아직 성벽에 닿지 못한 상태입니다.

3막의 결론은 5편 전력 곡괭이의 "경기·정책·가격 함정"과 닮았습니다. EDA 곡괭이는 기술로는 거의 흔들리지 않지만(AI 자동화·오픈소스·중국 자급이 아직 성벽 앞에 멈췄으므로), 정책 한 줄에는 즉시 흔들립니다(지정학). 곡괭이가 단단하다는 것과 그 주식이 안전하다는 것은 다른 문제입니다.

결론: 두 번째 곡괭이를 찾았다

가장 작은 산업이 모든 칩의 관문을 쥐고 있었습니다. 반도체 총지출의 약 2%밖에 안 쓰는 두 회사 없이는, 세상의 어떤 칩도 설계할 수 없었습니다. 칩이 이미 사람의 손을 떠난 복잡도에 도달했고, 칩 개발 노력의 최대 70%인 검증이 전부 그 소프트웨어 위에서 돌며, 그 소프트웨어를 빅3가 약 74% 쥐고 있기 때문입니다.

곡괭이의 모양을 우리는 데이터로 갈라 봤습니다. 설계 흐름 전 구간과 인접 IP를 모두 쥔 Synopsys·Cadence 듀오폴리가 가장 단단했고, Siemens는 Calibre라는 사인오프 단일 관문을 좁고 깊게 쥐었습니다. 세 개의 자물쇠, 플로우 종속에서 오는 전환비용, 파운드리 공동인증, 그리고 매출의 80% 이상을 차지하는 반복매출이 이 요새를 잠그고 있었습니다. 그리고 그 요새의 시험대도 정직하게 봤습니다. 기술로는 거의 흔들리지 않지만, 지정학이라는 정책 한 줄에는 하루 만에 10%씩 흔들렸습니다.

발굴한 곡괭이를 쥔 기업을 한자리에 모읍니다. 다만 5편에서와 똑같은 경고를 다시 합니다. 곡괭이를 쥐었다는 것과 지금 그 주식이 싸다는 것은 전혀 다른 문제입니다. 실제로 이 두 회사의 주식은 결코 싸지 않습니다. 2026년 중반 기준 📈SNPSSynopsys의 주가수익비율(P/E)은 미래 이익 대비 약 35배, 📈CDNSCadence는 약 45배입니다. 시장은 이 요새의 단단함을 이미 잘 알고 있고, 그 값을 충분히 치르고 있다는 뜻입니다. 4편에서 본 시스코의 교훈, "곡괭이를 제대로 골랐어도 비싸게 사면 25년을 잃을 수 있다"가 그대로 적용됩니다. 누가 곡괭이를 쥐었는지는 이 글이 답했지만, 그 가격이 합리적인지는 기업 하나하나를 깊이 따져봐야 알 수 있습니다.

분명히 해둡니다. 이 글은 두 회사를 사라는 글이 아닙니다. 누가 길목을 쥐었는지를 보여줄 뿐, 지금 그 값이 맞는지는 종목 분석의 몫입니다. 여기서 발굴한 곡괭이는 이후 종목 분석에서 적정가를 따져 다시 검증합니다.

이제 1달러의 여정에서 세 번째 칸으로 올라갑니다. 칩을 설계했다면, 이제 그 설계도를 실제 실리콘으로 깎아야 합니다. 그런데 세상에서 가장 미세한 칩을 깎을 수 있는 곳은 손에 꼽고, 그 길목을 쥔 자가 사실상 세계 반도체의 속도를 정합니다. 다음 편의 주제입니다.